PEZY-SCメニーコアプロセッサ(2014)

PEZY-SC(Super Computing)は、NEDO平成24年度戦略的省エネルギー技術革新プログラム
による助成を受けて、開発した HPC(High Performance Computing) 用途のモンスター
プロセッサです。PEZY-1で培ったメニーコア技術をベースに、最先端の28nmのプロセスで製造
することにより、PEZY-1の倍1,024コアを搭載し、浮動小数点演算3TFlopsの能力を達成
致しました。PEZY-1同様、DRAMデバイスの3次元積層を考慮し、512bit幅のWIDE-IO規格を
独自に2,048bitまで拡張したUltra WIDE-IO SDRAM IFを開発し、実装しています。

PEZY-SC諸元表

演算コア(PE)数 1,024個
動作周波数 733MHz
演算性能 浮動小数点演算  単精度3.0TFlops / 倍精度1.5TFlops
外部インタフェース PCI Express GEN3.0 8Lane x 4Port
(x16 bifurcation available)
JESD204Bプロトコルサポート
DRAMインタフェース

DDR4/DDR3 combo 64bit x 8Port 2.4GHz 最大帯域153.6GB/s
+ Ultra WIDE IO SDRAM (2,048bit) x 2Port 最大帯域102.4GB/s

制御用CPU ARM926 2コア
プロセスノード 28nm
パッケージ仕様 FCBGA 47.5mm x 47.5mm, Ball Pitch 1mm, 2,112pin